| Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen |
|
|
Diplomarbeit aus dem Jahr 2007 im Fachbereich Informatik - Theoretische Informatik, Note: 1, Technische Universität Darmstadt, Sprache: Deutsch, Abstract: Diese Arbeit baut auf einem Programm auf, das einen analogen Schaltkreis in das entsprechende VHDL-Modell zur späteren formalen Verifikation überführt. Das Programm wurde an der Technischen Universität in Darmstadt im Fachbereich Rechnersysteme entwickelt und ist durch die Erfolge dieser Arbeit letztendlich einsatzbereit.
Kategorie: Books
Hersteller: GRIN
41,90 CHF
Lieferzeit: 1-2 Werktagen |
|
|
|
